低电压差分信号(LVDS)的布线、走线、过孔设计

2019-09-06 15: 00: 18白玉奶昔创意

LVDS布线的一般原则

lvds(low voltage differential signaling,低压差分信号)是一种低摆幅差分信号技术,它允许在低电流和低电流的差分pcb对或平衡电缆上以数百mbps的速率传输信号。驱动输出实现低噪声和低功耗。lvds的传输支持率一般在155mbps(约77mhz)以上。在ANSI/TIA/EIA-644中,建议的最大速率为655 Mbps,理论极限速率为1.923 Mbps。

lvds信号不仅是差分信号,而且是高速数字信号。因此,必须对用于传输lvd的pcb对采取措施,防止信号在媒体终端反射,并减少电磁干扰,保证信号的完整性。当线路板布线时需要注意的一些问题如下。

1。采用多层板结构形式

带有lvds信号的pcb通常建议采用多层形式。由于lvds信号是高速信号,与其相邻的层应为地平面,lvds信号应屏蔽以防止干扰。此外,对于密度不是很高的电路板,最好在物理空间条件允许的情况下,将LVDS信号和其他信号放在单独的层中。例如,对于4层板,通常可以按如下方式铺设层:lvds信号层、地面层、电源层和其他信号层。

带有LVDS信号的PCB设计示例如图4-27所示,它是一个16层多层印刷电路板。 LVDS信号分别为L 1和L 16层,L 1的屏蔽层为G 2,L 16的屏蔽层为G 15(其中G 2和G 15为完整的接地层),因此不仅可以减少过孔。该数量保证最短,并且每个LVDS信号层与全地平面相邻。

图4-27

2.控制传输线阻抗

LVDS信号的电压摆幅仅为350mV,可用作电流驱动的差分信号。为了确保信号在传输通过传输线时不受反射信号的影响,LVDS信号需要控制传输线阻抗,其中单线阻抗为50Ω,差分阻抗为(100± 10)Ω。阻抗控制的质量直接影响信号的完整性和延迟。

1)确定路由模式,参数和计算的阻抗

LVDS分为外部微带线差分模式和内部带状线差分模式。在实际应用中,可以采用一些高速电路仿真分析工具,通过合理设置堆栈厚度和介质参数来调整走线的线宽和线间距,并计算单线和差分阻抗结果,以达到目的阻抗控制。通过合理设置参数,可以使用相关的阻抗计算软件(如POLAR-SI6000,CADENCE的ALLEGRO,Mentor的ePlanner等)或使用阻抗计算公式计算阻抗。有关微带线和带状线阻抗的计算公式,请参见第4.3节。从计算公式可以看出,阻抗值与绝缘层的厚度成比例,并且与介电常数,线的厚度和宽度成反比。

但在许多情况下,更难以同时满足单线阻抗和差分阻抗。一方面,线宽和线间距的调整范围受到物理设计空间的限制。例如,BGA或直线型边缘连接器中的布线和线宽受焊盘尺寸和间距的限制;另一方面,线宽和线间距的变化会影响单线阻抗和差分阻抗。因此,在某些堆叠条件下,理解线宽与线间距和阻抗之间的关系使得为设计人员设置差分布线规则非常有意义。使用Mentor的HyperLynx软件,可以轻松计算达到预定阻抗值的线宽和线间距关系。设计人员不应仅仅依赖自动布线,而应仔细修改以实现差分阻抗匹配和差分线路隔离。

2)走平行等距线

确定线宽和间距后,线宽和间距应严格按照计算的线间距确定。两条线之间的间距应保持不变,即保持平行。有两种平行的方式:一种是同一并排的双线行走,即同一层中的差异形式;另一条是走在上层和下层的两条线(上下),即层间差异的形式。通常,尽可能避免使用层间差异形式。在PCB的实际加工中,各层之间的对准精度差异远低于同一层中的对准精度差异,并且不能保证层压过程中的介电损耗。间距等于层间电介质的厚度,这导致层之间的差分对的阻抗的变化。建议尽可能在同一层中使用差异形式。

3.遵循紧耦合原则

在计算线宽和间距时,需要遵循紧耦合原理,即差分对间距小于或等于线宽的原则。当两条差分信号线靠近在一起时,电流沿相反方向传输,磁场相互抵消,电场相互耦合,电磁辐射小得多。

4.路线应尽可能短而直。

为了确保信号质量,LVDS差分线对应尽可能短而直;差分信号对的长度应保持一致,以避免差分线对过长和过多转动;转折点应尽可能为45度或弧度,以避免90度转弯;应尽量减少布线和其他路线上的交叉孔数量。连续性因素。

5.不同差分对之间的间距不应太小。

LVDS对路由模式的选择没有限制。可以使用微带线和带状线,但我们必须注意对良好参考平面的需求。不同差分线对之间的间距不应太小,至少应大于差线间距的3-5倍。可以在不同的差分对之间添加接地孔隔离,以在必要时防止串扰。

6. LVDS信号远离其他信号

对于LVDS信号和其他信号,例如TTL信号,最好使用不同的布线层。如果由于设计限制必须使用相同的线层,则LVDS线和TTL线之间的距离应足够远,至少是差线间距的三到五倍。

7. LVDS差分信号不能在平面上分段

尽管两个差分信号是再循环路径,但是跨平面分割不会切断信号的再循环,但是由于缺少参考平面,跨平面分割部分的传输线将导致阻抗的不连续性。

8.接收端的匹配电阻应尽可能靠近接收引脚。

从接收器的匹配电阻到接收引脚的距离应尽可能短,并且连接距离应尽可能短。

9.控制匹配电阻的准确度

差分传输线的端接可通过使用端接匹配电阻来实现,该电阻通常在90到130Ω之间。电路还需要使用该终端匹配电阻来产生正常工作的差分电压。对于点对点拓扑,走线的阻抗通常控制在100Ω,但是可以根据实际情况调整匹配电阻。最好在差分对之间使用精度为1%至2%的表面贴装电阻器。如有必要,请使用两个电阻为50Ω的电阻器,并通过中间的一个电容器接地,以更好地将其滤除。共模噪声。根据经验,阻抗失配10%会产生5%的反射。

10.未使用的引脚处理

所有未使用的LVDS接收器输入引脚均悬空,所有未使用的LVDS和TTL输出引脚均悬空,并且所有未使用的TTL发送/驱动器输入和控制/使能引脚均连接至电源或地。

LVDS PCB走线设计

LVDS PCB走线非常特殊,应根据高速数字设计的一般规则进行设计。设计规则与通用差分对一致:

1使用阻抗受控的传输线,传输线的阻抗与传输介质(例如电缆)和匹配电阻一致;

2保持差分对的电气长度对称以减少未对准;

3个手动接线;

4减少过孔和其他不连续点的数量;

5避免使用90°角,应使用135°或曲线;

6最小化差分对的距离,以改善接收器的共模抑制。

{!-PGC_COLUMN-}

常用的PCB阻抗控制传输线的结构和阻抗计算公式,如图4-28所示。也可以使用图4-29所示的PCB阻抗控制传输线结构。

图4-28

图4-29 PCB阻抗控制传输线结构

保持差分对的对称性对于PCB布局是至关重要的,并且差分对迹线中的任何不对称都可能导致信号完整性问题和电磁辐射问题。例如,如果差分对的长度不匹配,则差分信号将直接未对准,并且信号未对准将导致接收端的眼图关闭并且传输速度降低;另一方面,差分信号将直接转换为共模信号,从而可能导致严重的EMI问题。此外,不仅差分对的抗干扰性能会降低,而且其他敏感电路也会受到辐射增强的干扰。

LVDS PCB传输线的优良设计实例,如图4-30所示。

图4-30

发射器输出和连接器之间PCB走线的长度匹配应控制在5mm以内。通常需要匹配图4-31中所示的蛇形轨迹长度匹配。

图4-31蛇形轨迹的匹配长度控制

对于端接引线的长度,如果接收器和端子之间的距离不能控制在2 cm,则需要使用图4-32所示的Fly-by端接方法。

MAX3950是一款+ 3.3V,10.7Gbps,1.16解串器,具有LVDS输出。图4-33显示了MAX3950评估板的PCB设计。

图4-32 Fly-by终止方法

图4-33

一些公司为PCB传输线设计提供EDA软件,以帮助设计人员进行PCB传输线设计。例如,Polar Instruments Ltd.(的Speedstack PCB阻抗场求解器和堆叠软件包如图4-34所示。 Speedstack PCB是Si8000现场解决方案阻抗计算器和Speedstack专业多层电路设计系统的封装组合。 Si8000m 8.0版本具有内置阻抗图形技术,是一种功能强大的阻抗设计系统。 Si8000m现在与Speedstack结合使用,形成Speedstack PCB。

图4-34

LVDS的PCB通孔设计

LVDS的PCB通孔设计也应遵循“将差分对保持在迹线的电气长度”的原则。 LVDS差分到通孔PCB设计的3D原理图,如图4-35所示。背板子系统通过通孔连接的示意图,如图4-36所示。

图4-35

图4-36背板子系统原理图

对于电源和接地PCB过孔,还需要“将差分对保持在迹线的电气长度上”的原理。可以使用图4-37所示的低电感和高容量结构。同时,在电源板和接地平面之间嵌入电容器。使用2密耳FR4介质,PCB每平方英寸大约500pF,以实现良好的去耦。

图4-37低电感和高容量结构

LVDS布线的一般原则

LVDS(低压差分信号)是一种低摆幅差分信号技术,允许通过差分PCB对或具有低电流和低电流的平衡电缆以数百Mbps的速率传输信号。驱动输出实现了低噪声和低功耗。 LVDS的传输支持率通常高于155 Mbps(约77 MHz)。在ANSI/TIA/EIA-644中,建议的最大速率为655 Mbps,理论限制速率为1.923 Mbps。

LVDS信号不仅是差分信号,还是高速数字信号。因此,必须采取措施用于传输LVDS的PCB对,以防止信号在媒体端子处反射,并且应减少电磁干扰以确保信号完整性。布线PCB时需要注意的一些问题如下。

1.采用多层板结构形式

具有LVDS信号的PCB通常建议采用多层形式。由于LVDS信号是高速信号,因此与其相邻的层应为接地层,并且应屏蔽LVDS信号以防止干扰。此外,对于不是非常密集的电路板,最好将LVDS信号和其他信号放在不同的层中,因为物理空间条件允许。例如,对于4层板,该层通常可以如下铺设:LVDS信号层,接地层,电源层和其他信号层。

带有LVDS信号的PCB设计示例如图4-27所示,它是一个16层多层印刷电路板。 LVDS信号分别为L 1和L 16层,L 1的屏蔽层为G 2,L 16的屏蔽层为G 15(其中G 2和G 15为完整的接地层),因此不仅可以减少过孔。该数量保证最短,并且每个LVDS信号层与全地平面相邻。

图4-27

2.控制传输线阻抗

LVDS信号的电压摆幅仅为350mV,可用作电流驱动的差分信号。为了确保信号在传输通过传输线时不受反射信号的影响,LVDS信号需要控制传输线阻抗,其中单线阻抗为50Ω,差分阻抗为(100± 10)Ω。阻抗控制的质量直接影响信号的完整性和延迟。

1)确定路由模式,参数和计算的阻抗

LVDS分为外部微带线差分模式和内部带状线差分模式。在实际应用中,可以采用一些高速电路仿真分析工具,通过合理设置堆栈厚度和介质参数来调整走线的线宽和线间距,并计算单线和差分阻抗结果,以达到目的阻抗控制。通过合理设置参数,可以使用相关的阻抗计算软件(如POLAR-SI6000,CADENCE的ALLEGRO,Mentor的ePlanner等)或使用阻抗计算公式计算阻抗。有关微带线和带状线阻抗的计算公式,请参见第4.3节。从计算公式可以看出,阻抗值与绝缘层的厚度成比例,并且与介电常数,线的厚度和宽度成反比。

但是在许多情况下,要同时满足单线阻抗和差分阻抗都比较困难。一方面,线宽和线间距的调整范围受到物理设计空间的限制。例如,BGA或直插式边缘连接器的布线和线宽受焊盘尺寸和间距的限制;另一方面,线宽和线间距的变化会影响单线阻抗和差分阻抗。因此,在某些堆叠条件下,了解线宽与线间距和阻抗之间的关系使得为设计人员设置差分布线规则非常有意义。使用Mentor的HyperLynx软件,可以很容易地计算出达到预定阻抗值的线宽和线间距关系。设计人员不应仅依靠自动布线,而应仔细修改以实现差分阻抗匹配和差分线路隔离。

2)走平行的等距线

确定线宽和间距后,应严格按照计算出的线间距进行调整。两行之间的间距应保持相同,即保持平行。并行方式有两种:一种是两行并排走在同一层,即同一层中的差异形式。另一条是在上层和下层(上-下)走的两条线,即层间差异的形式。通常,尽可能避免使用层间差异形式。在实际的PCB加工中,各层之间的对准精度差异远小于同一层,并且不能保证层压过程中的介电损耗。间距等于层间电介质的厚度,这导致层之间的差分对的阻抗发生变化。建议尽可能在同一层中使用差异形式。

3.遵循紧耦合原理

在计算线宽和线距时,需要遵循紧密耦合的原理,即差分对间距小于或等于线宽的原理。当两条差分信号线靠在一起时,电流沿相反的方向传输,磁场相互抵消,电场相互耦合,电磁辐射小得多。

4.迹线应尽可能短而直。

为了确保信号质量,LVDS差分线对应尽可能短而直;差分信号的长度应保持一致,避免差分线对布线过长,转弯过多;拐角应为45°或弧形,以避免90°转弯;最大限度地减少布线中的过孔数量以及可能导致线路不连续的其他因素。

5.不同差分对之间的间距不应太小

LVDS对微带线和带状线的路由模式的选择没有限制,但必须注意具有良好的参考平面。不同差分对之间的间距不应太小,至少是差分线间距的3到5倍。如有必要,在不同的差分对之间增加接地隔离,以防止它们之间的串扰。

6. LVDS信号远离其他信号

对于LVDS信号和其他信号,如TTL信号,最好使用不同的迹线层。如果由于设计限制必须使用相同的迹线层,则LVDS迹线与TTL迹线之间的距离应足够远,至少为差分线间距的3至5倍。

7. LVDS差分信号不能跨平面分割

尽管两个差分信号是彼此的往复路径,但是跨平面分割不会切断信号的回流,但是平面部分上的传输线可能由于缺少参考平面而导致阻抗不连续。

8.接收端的匹配电阻应尽可能靠近接收引脚。

从接收端的匹配电阻到接收引脚的距离应尽可能短,并且布线距离应尽可能短。

9.控制匹配电阻的精度

可以通过使用终端匹配电阻器来实现差分传输线的终止,并且电阻通常在90和130Ω之间。该电路还需要使用该终端匹配电阻来产生正常工作的差分电压。对于点对点拓扑,迹线的阻抗通常控制在100Ω,但匹配电阻可根据实际情况进行调整。使用优选精度为对的表面贴装电阻的1%至2%,如果需要,也可以使用差分线的每个电阻器的两个50Ω电阻,并通过电容器接地以在中间过滤得更好共模噪声。根据经验,10%的阻抗不匹配将产生5%的反射。

未使用的引脚10.过程

所有未使用的LVDS接收器浮动输入和所有LVDS TTL输出引脚悬空未使用,未使用的发送所有TTL /驱动器输入和控制/使能引脚连接到电源或地。

LVDS PCB走线设计

LVDS PCB走线非常特殊,应按照高速数字设计的一般规则进行设计。设计规则与一般差分对一致:

1使用阻抗控制的传输线,传输线的阻抗与传输介质(如电缆)和匹配电阻一致;

2保持差分对的电气长度对称,以减少不对中;

3手动接线;

4减少过孔和其他不连续的数量;

5避免使用90°角,应使用135°或曲线;

6最小化差分对的距离,以改善接收器的共模抑制。

{! - PGC_COLUMN - }

常用的PCB阻抗控制传输线结构和阻抗计算公式,如图4-28所示。也可以使用图4-29所示的PCB阻抗控制传输线结构。

图4-28

图4-29 PCB阻抗控制传输线的结构

保持差分对的对称性是PCB布线的关键。差异对的任何不对称性都可能导致信号完整性和电磁辐射问题。例如,如果差分对的长度不匹配,则差分信号将直接移位。一方面,信号的错位将使接收机眼图闭合,降低传输速度;另一方面,它将直接导致差分信号转换为共模信号,这可能会导致严重的EMI问题。另外,不仅差分对的抗干扰性能会降低,而且由于辐射增强,其他敏感电路也会受到干扰。

LVDS PCB传输线设计的好坏示例如图4-30所示。

图4-30

变送器和连接器之间的PCB布线长度匹配应控制在5 mm之内。通常需要控制蛇形路径的长度匹配,如图4-31所示。

图4-31蛇形路由控制长度匹配

如果接收器和端子之间的距离不能控制在2 cm,则对于端子线的长度,需要如图4-32所示的Fly-by端子模式。

MAX3950是+ 3.3V,10.7Gbps,1:16解串器,具有LVDS输出。 MAX3950评估板的PCB设计草图如图4-33所示。

图4-32 Fly-by终端模式

图4-33

一些公司为PCB传输线设计提供EDA软件,以帮助设计人员进行PCB传输线设计。例如,Polar Instruments Ltd.(的Speedstack PCB阻抗场求解器和堆叠软件包如图4-34所示。 Speedstack PCB是Si8000现场解决方案阻抗计算器和Speedstack专业多层电路设计系统的封装组合。 Si8000m 8.0版本具有内置阻抗图形技术,是一种功能强大的阻抗设计系统。 Si8000m现在与Speedstack结合使用,形成Speedstack PCB。

图4-34

LVDS的PCB通孔设计

LVDS的PCB通孔设计也应遵循“将差分对保持在迹线的电气长度”的原则。 LVDS差分到通孔PCB设计的3D原理图,如图4-35所示。背板子系统通过通孔连接的示意图,如图4-36所示。

图4-35

图4-36背板子系统原理图

对于电源和接地PCB过孔,还需要“将差分对保持在迹线的电气长度上”的原理。可以使用图4-37所示的低电感和高容量结构。同时,在电源板和接地平面之间嵌入电容器。使用2密耳FR4介质,PCB每平方英寸大约500pF,以实现良好的去耦。

图4-37低电感和高容量结构